Bài số 5: Matching trong thiết kế layout vi mạch tương tự.
Matching trong mạch điện tương tự là để đảm bảo identical giữa các linh kiện. Với mạch số việc matching này ít được đề cập vì tín hiệu số thường không quan tâm lắm nếu hai đường tín hiệu lệch nhau vài mV, nhầm 1 thành 0 hoặc ngược lại mới đáng lo. Mạch tương tự, mặc dù thiết kế hai linh kiện giống hệt nhau rồi nhưng khi layout vị trí hai lĩnh kiện và sai số do sản xuất nên hai linh kiện đó là không giống nhau hoàn toàn.
Để mô tả về matching, chắc mô tả về mismatch sẽ dễ hình dung hơn. Giả sử có hai linh kiện transistor design giống hệt nhau, nhưng khi đo Vbe thực tế, chúng ta thu được hai giá trị 0.7V và 0.705V, vậy mismatch sẽ là 0.005V. Mismatch này được đóng góp bởi (1) mismatch có tính hệ thống (systematic mismatch) và (2) mismatch có tính ngẫu nhiên (random mismatch). Và chúng được tính dựa vào số liệu đo thực tế từ N mẫu thông qua hai công thức độ lệch trung bình (mean deviartion) cho mismatch có tính hệ thống và độ lệch tiêu chuẩn mẫu (standard deviation) cho mismatch có tính ngẫu nhiên. (Các bạn tham khảo thêm ông bạn thân google). Diễn nôm thì nó là thế này: độ lệch có tính hệ thống tức là độ lệch được gây ra bởi một cơ chế mà có ảnh hưởng tới tất cả các mẫu theo cùng một cách thức; còn độ lệch tiêu chuẩn mẫu là độ lệch gây bởi những tác động có tính thống kê (ngẫu nhiên) trong quá trình sản xuất hoặc gây ra do phẩm chất của vật liệu không đồng đều.
Trong layout, mismatch có tính hệ thống bắt nguồn từ những yếu tố như sự tương tác qua lại trong quá trình khuếch tán, các ảnh hưởng cơ khí, hướng nhiệt (cùng là current mirror nhưng device ở gần nguồn phát nhiệt sẽ khác với device đặt xa nguồn phát nhiệt,) …Mismatch có tính ngẫu nhiên bắt nguồn từ những sự thay đổi rất nhỏ trong kích thước, nồng độ pha tạp, chiều dày oxide, … những thông số này là không thể tránh khỏi, nhưng kỹ sư design có thể làm làm giảm ảnh hưởng của chúng bằng việc lựa chọn giá trị và kích thước của các linh kiện.
Kỹ thuật matching trong layout là kỹ thuật sắp xếp các linh kiện sao cho chúng ít nhạy cảm nhất với những nguồn gây mismatch như:
– biến đổi nồng độ pha tạp (ảnh hướng tới điện trở vuông, …)- bề mặt hình răng cưa, mấp mô của các lớp vật liệu.
– sai số quá trình quang khắc bao gồm sai số mask, cảm quang, … (ảnh hưởng tới giá trị bề rộng linh kiện, chiều dài hiệu dụng, …)
– sai số quá trình ăn mòn
Một số nguyên tắc matching cơ bản trong layout
– Khoảng cách giữa các linh kiện nhỏ (giảm ảnh hưởng gradient)
– kích thước linh kiện lớn (giảm ảnh hưởng random)
– chia nhỏ device thành các đơn vị tiêu chuẩn (ví dụ layout mạch gương dòng tỷ lệ 1:2, thì thay vì layout một mosfet có W = 10um đặt cạnh một mosfet có W=5u, ta đặt hai mosfet có W=5um nối song song với nhau cạnh mosfet có W = 5um.)
– không sử dụng những hình dạng “kỳ quái” (ví dụ một cái hình chữ I đặt cạnh một cái hinh chữ L, mặc dù đảm bảo cùng chiều dài)
– chú ý đến chiều đặt linh kiện, tuyệt đối không xoay 90o hai linh kiện với nhau. Ví dụ cùng một dòng chảy vào hai linh kiện, thì một cái sẽ có sai khác deltaX một cái sẽ có sai khác deltaY do sai số quang khắc và ăn mòn theo chiều X và Y là khác nhau.
– dùng các linh kiện có vài trò dummy (hình nộm) Ví dụ một dãy gương dòng điện thì linh kiện đầu hàng và cuối hàng sẽ không giống như các linh kiện ở giữa hàng, do đó nên đặt hai linh kiện dummy ở cả hai đầu để đảm bảo tất cả các linh kiện đều là “trong hàng” cả, không phân biệt đầu hàng và cuối hàng.
Thực tế không có cách nào có thể đảm bảo yêu cầu match cho tất cả các linh kiện, tuy nhiên một số mạch điện điển hình dưới đây, matching là rất cần thiết:
[1] Gương dòng điện: mạch này rất hay được dùng, và gương có “tốt” hay không là được quyết định bởi sự giống nhau của các đặc tính điện của thành phần tạo gương. Tùy vào yêu cầu cần gương tốt hay gương vừa vừa mà ta sẽ có kiểu match phù hợp.
Thông thường mạch gương dòng điện được “bias” bằng một dòng điện tham chiếu chuẩn do vậy dòng điện ở đầu ra phụ thuộc vào điện áp Vov=Vgs-Vt. Vì Vt thay đổi ít khi diện tích linh kiện thay đổi, do vậy trong gương dòng điện được “bias” bằng dòng điện chuẩn thì yếu tố diện tích ít tác động tới mismatch của dòng Id. Yếu tố tác động chính ở đây là Vov.
nMOS có hệ số mobility lớn hơn pMOS do vậy để có cùng một dòng điện Id thì pMOS cần Vov lớn hơn nMOS kết quả là dùng pMOS sẽ cải thiện được vấn đề mismatch và matching dòng điện phụ thuộc vào matching L hơn là W.
Tuy nhiên với linh kiện có W lớn và L nhỏ thì ta dùng kỹ thuật phân chia nhỏ W và mắc các linh kiện song song với nhau. Làm như vậy vì mỗi linh kiện nhỏ sẽ chỉ tác động một phần nhỏ tới Id. Nhưng điều này là không có ý nghĩa nhiều khi gương dòng điện có tỷ lệ khác 1 vì matching của tỷ lệ 1:n là khác matching của tỷ lệ n:1.
[2] Cặp vi sai: mạch này cực kỳ quan trọng với vi mạch tương tự và phẩm chất của các mạch khuếch đại phụ thuộc chủ yếu vào sự giống nhau của hai transistor tạo thành cặp vi sai. Do đó, cặp vi sai luôn luôn đòi hỏi matching tốt nhất có thể.
Khuyếch đại vi sai hoạt động dựa trên sự cân bằng của hai thành phần đầu vào, Lý thuyết thì bất cứ một sai khác điện áp đầu vào deltaVin nào cũng sẽ gây ra một sai khác dòng điện đầu ra deltaIout. Nhân deltaIout này với trở kháng ra ta có deltaVout. Và gain của mạch vi sai là deltaVout/deltaVin. Lý thuyết thì mạch vi sai có gain vô cùng lớn. Nhưng do mismatch của cặp visai mà deltaVin to lắm rồi mà deltaIout chả đáng bao nhiêu. Cái khoảng deltaVin mà deltaIout bằng 0 là offset. Vì vậy điện áp offset là một thông số quan trọng của mạch.
Yếu tố matching của hai thành phần cân bằng đầu vào ảnh hưởng chủ yếu đến thông số offset của mạch qua đó tác động trực tiếp tới phẩm chất mạch. Nhiều khi anh em design và layout không hiểu nhau chỗ này. Design cứ bảo layout ko tốt, còn layout thì bảo design không tốt. Mà không biết rằng chip ra không tốt thì cả team toi. Nên cứ ngồi với nhau giảng giải hết cho nhau nghe khó khăn để cùng tháo gỡ.
[3] Điện trở trong các mạch tạo điện áp tham chiếu, hồi tiếp: trong các mạch loại này, giá trị điện trở có thể thay đổi nhưng tỷ lệ giữa chúng cần phải giữ không đổi vì nó sẽ ảnh hưởng tới giá trị của điện áp tham chiếu. Do đó, điện trở cho các mạch điện loại này cũng cần được ưu tiên matching cao nhất có thể.
Ngoài ra, để tìm hiểu kỹ hơn các bạn có thể tìm đọc:
– The art of analog layout (Alan Hastings)
– IC Layout Basics: A practical guide; IC Mask Design: Essential Layout Techniques (Christopher Saint)
Tiếng Việt 
English